EDA入门笔记

Introduction of EDA

EDA：Electronic Design Automation 电子设计自动化

EDA是一系列软件的组合

芯片设计流程：

  1. 规格定义：计算什么问题
  2. 前端设计：功能是否正确
  3. 后端设计：如何制造出来

芯片制造流程：

  1. 晶圆制造：沙子提纯之类
  2. 光刻：画图纸
  3. 刻蚀
  4. 离子注入
  5. 薄膜沉积
  6. 封装测试

EDA重要性：

  1. 制造成本高（流片成本）
  2. 签核：流片之前没有问题
  3. 检测：及早发现问题
  4. 良率

广义EDA：

  1. 设计、制造、封装
  2. 制造设备软件
  3. IP（提前设计的简单芯片，IO设备，USB，HDMI）
  4. 检测仪器与制造仪器

狭义EDA：

  1. 设计EDA = 数字（仅01） + 模拟（连续变化）
  2. 数字EDA：份额更大
  3. 逻辑综合（类比编译器）、系统仿真（类比Debuger）、布局布线、签核验证、SPICE（模拟EDA）

难：

追求极致：

  • 极大规模：百亿晶体管，T级别内存
  • 极高精度：
    • 长度：nm
    • 时间：ps
  • 极高可靠性

跨领域

行业格局

第一梯队：Synopsys、Cadence

第二梯队：

  • Siemens（西门子）：三大、后端、物理验证
  • ANSYS：物理场仿真、Redhawk
  • Keysight

第三梯队：点工具公司

Synopsys

Systhesis optimizaiton systems

并购：Avanti、Magama（补齐后端）

Coverity（代码验证，和EDA有gap）

近期可能收购ANSYS

Cadence

SDA+ECAD合并

产品：布局布线、Innovus

后端较强

并购：Jasper（形式化验证）、Rambus（内存条）

国内

上市：

  • 概伦：面向内存条
  • 华大九天：Empyream ALPS（优势GPU加速很快）、平板显示电路设计全流程
  • 广立微：检测仪器

主要在模拟，数字很少

  • 华为
  • 合见工软：前端
  • 鸿芯微纳：后端
  • 全芯智造：智造、光刻

可以几十个人就能够向前

EDA是高门槛

AI+EDA

适用范围：

  • 好：优化问题。签核：不敢
  • 性能问题
  • 数据问题

AI：

大脑：大模型 + Agent

手足：RAG（参考书）+ MCP（平台接口、手脚）+Skills

不适宜：

  • EDA工具本身：性能
  • 可解释性
  • 严格正确性

可能的方向：

  • “辅助”
  • 搭建flow：经验
  • 脚本达人：EE+CS

困难：

  • 数据和经验从哪来？
  • 超大规模问题与性能：一个文件几百个G

EDA新问题

新问题：

  • 先进工艺
  • 3D封装
  • 点工具：尤其是数字领域（前后端）
  • 基础科学

课程

计算机：C++、数据结构、算法、图论、体系结构（《Computer Architecture》、Hennessy、Patterson）、软件工程（EDA代码量很大）

数学&半导体：线性代数（最重要《Numerical Linear Algebra》，要有直觉和含义，从物理意义倒推）、数值计算（分析，很重要）、微积分（常微分、偏微分）、非线性优化、数电（与或非门）、模拟电路（后端）

不用考过高分数、不用发表很多论文、不用过早学习EDA

  • 先干起来
  • 有了需求再学习
  • 面对困难的勇气：一切问题都有解决办法

盗版EDA

盗版EDA对小公司确实可行

行业巨头的默许：学生版（学生用惯了）

国内不杜绝：国内EDA产品顶不上

不能解决卡脖子：

  • EDA不仅仅是软件，更是服务
  • 后端与制造强相关
  • 中国自己的Fab生产线谁来支持

熊猫之泪

EDA产品

image-20260830192153478

进一步：

image-20260830192209665

前面是设计，后面是制造

左边数字，右边模拟（底层其实都是模拟）

FPGA是别人设计好，但可以用软件去设计（军工领域）

数字：前端（功能）、后端（实现）

一定要有设计工具和验证工具

例：布局布线在后端，但在时序的估计不准

  • 前端设计：Synthesis的HLS，类比编译器。
  • 前端验证：Simu/Emu（现在方向是硬件固化执行Emu）, Formal（可以证明一定对）
  • 后端设计：PnR（布局布线），ECO
  • 后端验证：STA，PV，EMIG
  • 模拟射频：还是需要工程师涉入。（模拟芯片规模一般不大）SPICE（把电路用微分方程表示并解除），Layout
  • 制造阶段：OPC（光刻），TCAD（后端器件模型和验证）

中国情况：

image-20260830192627415

越红越欠缺。

DFT：芯片内嵌逻辑来验证

PnR：简化

STA：静态时序分析

ECO：修正问题

Lin Char. 库文件

EMIR：稳定性

Package：3D

Auto EDA、Optical、Quantum：汽车和航天

OpenROAD：开源、科研、初创企业起步

EDA开源社区不成熟

开源的存在：

  1. 学校
  2. 倒闭的EDA公司

EDA市场

年增长率：10%

驱动因素：

  1. AI时代推动
  2. 地缘政治与国产替代

只占芯片设计成本2-3%

好工具=更短周期+更高良率

特点：

  • 垄断率极高：客户粘性极高
  • 利润率极高：远高于传统制造、软件服务行业

PrimeTime：200员工，6亿美元收入，30年持续收入

商业模式稳定

EDA到底干什么

image-20260830194929495

时延：信号从一个点到另一个点的时间。决定芯片的频率

RC网络：R电阻。C电容。芯片布线中，导线会分布R和C，影响信号的传播

Elmore Delay：

image-20260830195111524

每个电容之前的电阻之和乘以电容

Modified Nodal Analysis：

image-20260830195223409

把电路转成微分方程的形式

  • 拉普拉斯变换
  • 传递函数
  • Moments

EDA = 数学 + 计算机 + 半导体 + 物理

EDA九重天

一：同步电路

同步电路：芯片有全局始终信号

时钟控制：所有时序单元以来同一全局时钟驱动

为什么要同频：简单

二：Setup-Hold

不能算得太慢：Setup要求

不能太快：Hold要求

image-20260830200648249

三：时间窗口

算信号什么时候会变

实际数据会变化的窗口

正Slack：当前路径有余地，安全。因此可以提供频率

负Slaick：Setup/Hold要求被违反

四：静态时序分析

动态仿真：考虑所有输入组合和时钟周期。精确但代价高昂，易遗漏极端边界挑选

静态分析：分析所有路径最坏情况。不依赖特定输入激励。有一定悲观性

五：时钟偏移

Clock Skew：理想情况下，所有触发器收到时钟信号同步。但实际会存在时间差

  • 正Skew：有利于Setup
  • 负Skew：有利于Hold

六：多时钟域

  • 模块异构：不同模块对频率和性能要求不同
  • 功耗优化：低频模块降低能耗

同步时钟：算LCM K=lcm(N,M)，在K个最容易找到setup/hold违例情情况

七：异步

latch：允许借贷时间

异步电路：没有时钟同步，信号可能随时来

八：Metastability

亚稳态：暂时稳定但并非最终稳定

两个信号越靠近，需要更长时间稳定

九：量子计算机

0、1是自稳定的能量谷

世界是连续的，存在一个中间态——亚稳态